英特尔® Agilex™ FPGA 产品组合基于英特尔 10 纳米 SuperFin 和英特尔 7 技术构建,可实现定制加速。
英特尔® Stratix® 系列帮助您交付性能高端、品质优异的产品。
英特尔® MAX® 系列采用独特的非易失性架构,并提供市场上的最优价值。
英特尔® Cyclone® FPGA 和 SoC FPGA专为满足您的低功耗、成本敏感型设计需求而打造。
英特尔® FPGA 配置设备英特尔® FPGA 配置设备旨在支持 FPGA 串行闪存加载程序或 ASMI 并行 IP 模块。
英特尔® FPGA 提供各类可配置的嵌入式 SRAM、高速收发器、高速 I/O、逻辑模块和路由。嵌入式知识产权 (IP) 与出色的软件工具相结合,减少了 FPGA 开发时间、功耗和成本。
现场可编程门阵列 (FPGA) 是一种半导体集成电路,支持定制电气功能以加速关键工作负载。
FPGA 是一种半导体集成电路,支持对设备中的大量电气功能进行更改;可由设计工程师更改;可在 PCB 装配过程中更改,也可在设备发运到客户手中后“现场”更改。
SoC FPGA 将处理器和 FPGA 架构都集成到同一个设备中。
将处理器的高层次管理功能和 FPGA(现场可编程门阵列)严格实时的操作、极端数据处理或接口功能集成到同一个设备中,形成更强大的嵌入式计算平台。
因此,它们可提供更高的集成度、更低功耗、更小的电路板尺寸以及处理器和 FPGA 之间的更高带宽通信。它们还包括一组丰富的外设、片上内存、FPGA 式逻辑阵列和高速收发器。
灵活性
FPGA 功能可在设备每次启动时更改。
加速
缩短产品上市时间和/或提升系统性能。
集成
如今的 FPGA 包括片上处理器、28 Gbps(或更快)的收发器 I/O、RAM 块和 DSP 引擎等。
总体拥有成本 (TCO)
虽然 ASIC 的单位成本可能低于同等 FPGA,但它在构建过程中需要一次性成本投入 (NRE)、昂贵的软件工具、专业设计团队以及较长的制造周期。
SoC FPGA 中的处理器可以是“硬核”或“软核”。硬核处理器采用类似于串行收发器的 SoC FPGA 的固定芯片逻辑实施。然而,在 SoC FPGA 上,围绕处理器的可编程逻辑可供您用于定制或应用特定功能。相比软核处理器,硬核处理器可提供更高的 CPU 性能,具体取决于处理器架构、时钟速率和制程技术等因素。顾名思义,硬核处理器特性集是固定的,通常仅作为特定 SoC FPGA 的额外选项。SoC FPGA 中硬核处理器的数量和类型还用作特定 SoC FPGA 的固定功能。Altera® 为英特尔® Stratix® 10 SoC FPGA、英特尔® Arria® 10 SoC FPGA、Arria® V SoC FPGA 和 Cyclone® V SoC FPGA 家族提供硬核处理器。
Nios® II 处理器等软核处理器采用可编程逻辑实施,使用逻辑单元、倍频器和内存等片上资源,几乎可应用于任何 FPGA 家族。软核处理器的性能和成本主要取决于其所在的 FPGA,但性能和成本通常低于硬核处理器。在单个设备中使用的软核处理器的数量仅受到设备资源限制(即其逻辑和内存)。例如,高密度 FPGA 可以含有数百个软核处理器。同样,企业可实施不同类型的软核处理器:16 或 32 位、性能优化、逻辑区优化等。在迁移至门阵列或基于单元的设计时,您可选择将软核处理器设计迁移至硬核处理器实施环境。一个或多个软核处理器可用于 SoC FPGA 的 FPGA 部分。
在嵌入式系统中,FPGA 具有多种使用方式。常见用途包括:
- I/O 和外设扩展—添加当前处理器缺乏的外设,如 LCD 或内存控制器,或通过添加以太网、通用 I/O (GPIO) 或 UART 端口,增加系统中 I/O 信道的数量。
- 协同处理—将计算密集型算法从运行在处理器上的软件迁移至 FPGA 中的硬件,以提升系统性能。通过在硬件而非软件中运行,信号处理、图像处理和数据包处理应用可实现数量级的性能提升。
- 定制嵌入式控制器—您可决定在定制嵌入式控制器中加入哪些(及多少)处理器、外设、接口、直接内存访问 (DMA) 信道和内存。
- 多处理器—通过在多个 CPU 中分配任务,加速软件开发,提升代码可靠性,并增强可维护性。您可将多处理器系统设计为单个 FPGA 中的定制系统,或增强外部 CPU 或数字信号处理器。
英特尔® Agilex™ FPGA 产品组合
英特尔® Agilex™ 9、7、5 和 3 FPGA 家族
了解有关全新英特尔® Agilex™ FPGA 产品组合的更多信息,该产品组合经过扩展可提供四层应用优化产品
英特尔® Agilex™ 9 FPGA 和 SoC FPGA
这些 FPGA 为目标应用提供前所未有的功能和优化,超越了主流可编程逻辑的极限。
英特尔® Agilex™ 7 FPGA 和 SOC FPGA
性能最高的 FPGA,提供行业领先的架构和 IO 速度,是大多数带宽和计算密集型应用的理想选择。
英特尔® Agilex™ 5 FPGA 和 SoC FPGA
中端 FPGA,针对需要高性能、低功耗和更小尺寸的应用进行了优化。
英特尔® Agilex™ 3 FPGA 和 SOC FPGA
英特尔® Agilex™ FPGA 产品组合不断扩展,这一新产品系列具有更小的外形尺寸以及优化的功耗和成本。
英特尔® Stratix® 系列 FPGA 和 SoC
英特尔® Stratix® FPGA 和 SoC 系列结合了高密度、高性能和丰富的特性,可实现更多功能并最大程度地提高系统带宽,从而支持客户更快地向市场推出一流的高性能产品,并且降低风险。
使用我们的在线产品选择器比较英特尔® Stratix® 系列设备。
英特尔® Stratix® 10 FPGA 和 SoC FPGA
英特尔® Stratix® 10 FPGA 和 SoC FPGA 在性能、能效、密度和系统集成方面都具有创新优势。英特尔® Stratix® 10 器件采用变革性的英特尔® Hyperflex™ FPGA 架构,并结合英特尔 Embedded Multi-Die Interconnect Bridge (EMIB) 专利技术、Advanced Interface Bus (AIB) 和不断壮大的芯粒产品组合,性能比上一代高性能 FPGA 提升高达 2 倍。1
英特尔® Stratix® 10 FPGA 特性与优势
英特尔® Stratix® 10 FPGA 设备解决了下一代高性能系统的设计挑战,涵盖有线和无线通信、计算、存储、军事、广播、医疗,以及测试与测量终端市场。
最高两倍的核心性能1
突破性的英特尔® Hyperflex™ FPGA 架构将内核性能提升高达 2 倍1。借助英特尔® Stratix® 10 产品家族,您可以将性能提升到更高水平,实现高达 8.6 TFLOPS 的单精度浮点 DSP 性能以及多达 20 个 100 GbE 接口。
与上一代 FPGA 相比,收发器带宽提升高达 7 倍1
通过在单台设备中集成最多 144 个收发器,打破带宽障碍,数据速率高达 57.8 Gbps PAM-4 和 28.9 Gbps NRZ。DDR4 内存带宽高达 287.5 Gbps。HBM2 内存带宽高达 512 Gbps。支持 PCI Express 硬核和软核 IP(高达 4.0 x16,每通道 16 GT/s)。英特尔® 超级通道互连(英特尔® UPI)硬核 IP 包含 20 个传输速度为 11.2 GT/秒的通道,支持以直接高速缓存一致性的方式连接未来特定的英特尔® 至强® 可扩展处理器。
高达 16 GB 封装内 HBM2 内存
借助配备 280 万个逻辑元件的最大单片 FPGA 设备以及包括收发器和其他高级组件(如 HBM2)在内的异构 3D SiP 解决方案,实现更高的系统集成水平。其他系统支持包括标准外部内存和英特尔® 傲腾™ 内存产品。英特尔® Stratix® 10 SoC FPGA 配备高达 1.35 GHz 的 64 位四核 ARM* Cortex-A53、硬化外设和能够以 30 Gbps 的速度直接连接 FPGA 结构的高带宽接口。
面向高吞吐量人工智能应用程序最高可达 143 INT8 TOPS 或 286 INT4 TOPS 2
英特尔® Stratix® 10 NX FPGA 嵌入了一个新型的针对人工智能优化的模块,名为 AI Tensor Block。人工智能 Tensor Block 针对人工智能计算中使用的通用矩阵-矩阵乘法或矢量-矩阵乘法进行了调整,其功能旨在实现小型以及大型矩阵的高效工作。单个 AI Tensor Block 可以实现 143 INT8 TOPS 或 286 INT4 TOPS。2
英特尔® Hyperflex™ FPGA 架构
为解决新一代系统所面临的挑战,英特尔® Stratix® 10 FPGA 和 SoC FPGA 采用全新英特尔® Hyperflex™ FPGA 架构,与上一代高端 FPGA 相比,时钟频率高达 2 倍,功耗降低高达 70%。1
异构 3D 集成
英特尔® Stratix® 10 FPGA 和 SoC FPGA 采用异构 3D 系统级封装 (SiP) 技术,在一个封装中集成了单片 FPGA 内核结构和 3D SiP 收发器块以及其他先进组件。
收发器
英特尔® Stratix® 10 FPGA 和 SoC FPGA 引入创新异构 3D 系统级封装 (SiP) 收发器,开启了收发器技术的新时代。
外部内存接口
英特尔® Stratix® 10 设备提供内存接口支持,包括串行、并行接口和特定英特尔® 傲腾™ 数据中心级持久内存。
人工智能 Tensor 模块
英特尔® Stratix® 10 NX FPGA 嵌入了一个新型的针对人工智能优化的模块,名为 AI Tensor Block。人工智能 Tensor Block 针对人工智能计算中使用的通用矩阵-矩阵乘法或矢量-矩阵乘法进行了调整,其功能旨在实现小型以及大型矩阵的高效工作。与标准的英特尔® Stratix® 10 FPGA DSP 模块相比,单独一个 AI Tensor 模块就可以达到 15 倍及以上的 INT82 吞吐量。
DSP
借助英特尔® Stratix® 10 设备,数字信号处理 (DSP) 设计可以在 IEEE-754 单精度浮点运算中实现每秒 8.6 万亿次浮点运算 (TFLOPS)。
与 CPU、ASIC 和 ASSP 互连
英特尔® Stratix® 10 DX 设备通过支持 UPI 和 PCIe 4.0 接口的硬核和软核知识产权模块,加速数据中心、网络、云计算和测试与测量市场中使用的应用。
硬核处理器系统
得益于英特尔在 SoC 领域的领先地位,英特尔® Stratix® 10 SoC FPGA 的新一代硬核处理器系统 (HPS) 能够提供业界性能和能效最高的 SoC。
英特尔® Arria® 系列 FPGA 和 SoC
英特尔® Arria® 设备家族可提供中端市场中的最佳性能和能效。英特尔® Arria® 设备家族拥有丰富的内存、逻辑和数字信号处理 (DSP) 模块特性集,以及高达 25.78 Gbps 收发器的卓越信号完整性,支持您集成更多功能并最大限度地提高系统带宽。此外,Arria® V 和英特尔® Arria® 设备家族的 SoC 产品可提供基于 ARM* 的硬核处理器系统 (HPS),从而进一步提高集成度,并节省更多功耗。
英特尔® Arria® 10 FPGA 和 SoC FPGA
20 纳米最高性能 FPGA 和 SoC1
与竞争对手相比,采用公开可用的 OpenCore 设计1,英特尔® Arria® 10 FPGA 和 Soc FPGA 不但在内核性能方面提高了一个速度级别,还提供了高达 20% 的 fMAX 优势,且与前代 FPGA 和 SoC FPGA 相比,功耗降低高达 40%。英特尔® Arria® 10 FPGA 和 Soc FPGA 提供了最佳性能、能效和小外形封装,是一系列广泛应用的理想选择,如通信、数据中心、军事、广播、汽车和其他 FPGA 中端应用。
优势
英特尔® Arria® 10 FPGA 和 SoC FPGA 对于通信、数据中心、军事、广播、汽车和其他终端市场中广泛的各类应用来说是理想之选。
与前代 FPGA 和 SoC FPGA 相比,功耗降低高达 40%
可编程电源技术 — 在性能较低的电路中降低设备功耗,同时在需要时提供最高的性能。
智能电压 ID — 在不影响性能的情况下,以尽可能低的电压运行设备。
VCC 电源管理器 — 以多个电压级别运行设备,以提高性能或降低功耗。
低静态功耗等级 — 选择最大静态功耗较低的设备。
业界唯一基于 20 nm ARM 的 SoC
多种 SoC 选择,采用双核 ARM* Cortex*-A9 MPCore* 硬核处理器系统 (HPS)。
将现有的 28 纳米 Arria® V SoC FPGA 设计移植到英特尔® Arria® 10 SoC,无需修改处理器代码。
通过集成节省了电路板空间
与含有超过 100 万个逻辑元件 (LE) 的上一代中端产品相比,密度提高 2 倍。
硬核知识产权 (IP) 内核:DDR4 内存控制器和 PCI Express* (PCIe*) 3.0 规范。
采用英特尔® Quartus® Prime 软件提高您的生产力,缩短产品面市时间
快速的编译时间和先进的设计环境。
IP 内核,包括 100G 以太网、100G Interlaken 和 PCIe 3.0,与前代产品相比,性能提高 2 倍,延迟更低。
使用面向 OpenCL™ 的英特尔® FPGA SDK 进行基于 C 语言的设计输入,提供一个易于在 SoC FPGA 上实现的设计环境。2
含 Platform Designer(前身为 Qsys)的系统级设计环境。
面向英特尔® FPGA 的 DSP Builder — MATLAB*/Simulink* 环境中,基于模型的 DSP 环境。
英特尔® MAX® 系列 FPGA 和 CPLD
MAX® CPLD 系列采用独特的即时启动、非易失性架构,提供低功耗片上功能。
英特尔® MAX® 10 FPGA 在小尺寸可编程逻辑设备中实现了先进的处理功能,从而能够革新非易失集成。它们提供采用模数转换器 (ADC) 的即时启动双配置,以及全面的 FPGA 功能,针对各种成本敏感型大体量应用进行了优化。
英特尔® MAX® 10 FPGA
英特尔® MAX® 10 FPGA 实现了非易失性存储集成的变革,在外形小巧的单一可编程逻辑器件中提供了先进的处理功能,适用于低功耗的成本敏感型应用。
功耗低、外型小巧、适合成本敏感型应用的 FPGA
优势
低静态功耗
英特尔® MAX® 10 FPGA 核心结构架构采用了低静态功耗架构,该架构基于功耗经过优化的 55 纳米闪存工艺技术,可实现低静态功耗。
灵活性与集成
单个器件在 3 毫米 x 3 毫米的小尺寸封装中集成了非易失性闪存、可编程逻辑器件 (PLD)、随机存取存储器 (RAM)、数字信号处理 (DSP)、DDR3 外部存储器接口、模数转换器 (ADC)、锁相环 (PLL) 以及各种 I/O 标准。
简单快捷的配置
安全的片上闪存只需不到 10 毫秒即可完成器件配置。
MAX® V CPLD
优势
最佳 CPLD 价值
由于 MAX® V 架构集成了以前的外部功能(例如闪存、RAM 和振荡器等),因此当您使用 MAX® V 设备时,系统总成本更低。MAX® V CPLD 能够在单位空间中提供大量 I/O 和逻辑。这些设备还使用了低成本绿色封装技术,封装大小只有 20 毫米。
降低总功耗
与市场上其他密度相当的 CPLD 相比,MAX® V CPLD 能够为您提供可靠的新特性,同时将总功耗至多降低 50%。
- 延长了电池使用寿命,静态功耗低至 45 uW。
- 只需要一路供电电压 (Vcc-core),同时也降低了材料表 (BOM) 成本。
采用成熟的低成本晶圆制造工艺,MAX® V CPLD 在充分利用成熟架构的同时实现了可靠的功能,包括:
- 在系统编程 (ISP) 帮助您在设备工作时对其编程,因此您可以进行现场更新,而对系统总体运行没有影响。
- 用户闪存,即为重要系统信息提供非易失性内存存储的嵌入式闪存。
易于使用、免费的设计软件
借助免费的英特尔® Quartus® Prime Lite Edition 软件支持 MAX® V CPLD。利用英特尔® Quartus® Prime 软件,您将获得工作效率增强功能,从而加快模拟、电路板启动和时序收敛的速度。此软件还附带名为 Qsys 的系统级集成工具,可提升电路性能,同时还让您可在更高的抽象级别进行设计。
英特尔® Cyclone® FPGA 和 Cyclone® V SoC 设备
Cyclone® FPGA 系列旨在满足您的低功耗、低成本设计需求,支持您加快产品上市速度。每一代 Cyclone® FPGA 都可帮助您解决技术挑战,以提高集成度、提升性能、降低功耗和缩短产品上市时间,同时满足您的低成本要求。
英特尔® Cyclone® 10 FPGA
-
英特尔® Cyclone® 10 GX FPGA
英特尔® Cyclone® 10 GX FPGA 是首款基于高性能 20 纳米工艺构建的低成本器件,可为成本敏感型应用带来性能优势。
优势
提高生产力、增加集成度并缩短上市时间。
为 20 纳米设备实现了超短的编译时间,同时为低成本 FPGA 提供先进的设计环境。
支持部分重新配置以及单粒子翻转 (SEU)(用于纠错和检测)等高级功能。
较短的编译时间有助于实现更快的设计迭代和更快的时序收敛。
面向 OpenCL™ 的英特尔® FPGA SDK 1— 基于 C 语言的设计输入,提供易于在 FPGA 上实施的设计环境。
Platform Designer(前身为 Qsys)— 系统级设计环境。
面向英特尔® FPGA 的 DSP Builder — MATLAB*/Simulink* 环境内基于模型的 DSP 环境。
特性
收发器
12.5 Gbps 芯片至芯片收发器 I/O 支持和 6.6 Gbps 背板支持。
内存
高性能 1,866 Mbps 外部内存接口。
架构
1.434 Gbps LVDS I/O。
DSP 模块
符合 IEEE 754 标准的硬核浮点数字信号处理 (DSP) 模块。
应用
智能视觉
与计算机视觉和英特尔® 架构相结合,英特尔® Cyclone® 10 GX FPGA 支持异构计算平台,进而可在一个整体系统中以最佳方式执行图像传感器流水线和视觉分析算法。在英特尔® 架构通过 OpenVINO™ 工具包简化设计的同时,英特尔® Cyclone® 10 GX 设备家族实现了复杂算法加速,例如运动检测、面部识别和物体检测。
在智能视觉和视频网页上了解有关英特尔 FPGA 对嵌入式视觉应用的支持的更多信息。

SDA 环境中的工业雾计算
用于软件定义的自动化 (SDA) 的工业雾计算要求在工厂级雾、小区级雾和机器雾节点 (MFN) 上进行可扩展的计算、加速和灵活连接。
在工厂级别,主 SDA 组件是对其下资源的流程编排。这对小区级雾节点和 MFN 提出了要求,这些节点应基于 Wind River Titanium Server 等流程编排软件规定的要求而改变角色。因此,硬件重新配置成为一个新的要求。
满足性能、延迟和总控制器功率要求需要处理器工作负载卸载和加速。例如,加密加速、机器学习(分类和训练)和加速处理流数据 (Apache Spark)。
最后,虽然基于时间敏感网络 (TSN) 的 OPC 统一架构 (OPCUA) 是互操作性和网络的解决方案,它还支持传统工业以太网,并能够根据需要换用不同的工业以太网接口。
英特尔® Cyclone® 10 GX 设备是英特尔® 处理器的理想配用芯片,可通过部分重新配置实现硬件可重新配置功能。它还通过快速 FPGA 架构实现工作负载加速,并通过可编程功能实现灵活的连接性,还具有显著的性能提升和节能特点。
工业驱动
与基于 ASIC、ASSP、微控制器和 DSP 器件的传统电机控制驱动设计不同,基于一个英特尔® FPGA 平台(如下所示)的驱动系统支持平台的扩展,从而满足了各种驱动需求。

-
英特尔® Cyclone® 10 LP FPGA
英特尔 Cyclone® 10 LP FPGA 家族延续了英特尔® Cyclone® FPGA 系列在低成本和低功耗设备中的领先地位。英特尔® Cyclone® 10 LP FPGA 是高容量、成本敏感型功能的理想选择,针对广泛的通用逻辑应用而设计。
优势
功耗和成本各降低一半1
英特尔® Cyclone® 10 LP FPGA 是高容量、成本敏感型功能的理想选择,针对广泛的通用逻辑应用而设计。
降低功耗
英特尔® Cyclone® 10 LP FPGA 基于功耗优化的 60 纳米工艺制造而成,延续了前代 Cyclone V FPGA 在低功耗方面的领先 位。与前代相比,最新一代设备可将内核静态功耗降低高达 50%。
降低您的系统成本
所有英特尔® Cyclone® 10 LP FPGA 工作时仅需要两个内核电源,简化了配电网络并可节省电路板成本、电路板空间和设计时间。利用英特尔® Cyclone® 10 LP FPGA 的灵活性,您可以设计体积更小、成本更低的设备,降低系统总成本。
特性
架构
包括高效互连和低偏斜时钟网络,负责连接时钟和数据信号的逻辑结构。
单粒子翻转 (SEU)
所有英特尔® Cyclone® 10 LP 设备均支持配置错误检测。
Nios® II 处理器
提供前所未有的灵活性,可满足您的成本敏感、实时、安全关键 (DO-254)、ASIC 优化和应用处理需求。
应用
I/O 扩展
如今,嵌入式系统的性能要求不断提高,这对微处理器的选择有着显著影响。处理器性能及其固定接口通常导致设计师选择比要求而言更大的处理器,以支持系统所需的 I/O 功能集。另一种选择是使用带有配套 FPGA 的高性能处理器,以进行 I/O 扩展来支持更多功能。
英特尔® Cyclone® 10 LP FPGA 提供了一系列 IP 模块(如 I2C、串行外设接口 (SPI)、UART 和并行 I/O 块),以及支持超过 500 个 I/O 的封装,非常适合这类应用。支持设计人员扩展设计以满足应用需求,而不是将设计局限于固定的处理器外设集,或者利用更大的处理器而提高系统成本。
英特尔® Cyclone® LP I/O 控制结构图
英特尔® Cyclone® LP 结构图
芯片到芯片接口
英特尔® Cyclone® 10 低功耗 FPGA 是 ASSP 之间接口连接的理想解决方案。例如图像传感器和主处理器之间或处理器和显示器之间的接口连接。在这两种情况下,使用英特尔® Cyclone® 10 LP FPGA 可让设计人员将接口与图像管道处理能力结合起来,用于需要高帧率、低延迟和高处理吞吐量的实时应用。
应用示例之一是用 CMOS 图像传感器捕捉原始图像,并通过多个不同类型的接口输出数据,如:DVP、MIPI CSI 或 HiSPi 到 FPGA。FPGA 用于在数据传递到主处理器之前处理图像。芯片到芯片接口的第二个例子是使用 FPGA 连接视频源和 LCD。在这种情况下,出于各种原因可能需要对输入图像数据进行视频处理,并使用英特尔的视频 IP 套件实现以下功能:
- 去马赛克和拜尔滤镜。
- 从一种数据格式转换为另一种,例如:YUV 和 RGB。
- 从一种尺寸缩放到另一种尺寸,例如:1280x720 和 1920x1080。
- 编码/解码、滤波、混合、去隔行扫描/隔行扫描、裁剪等。
电机控制
英特尔® Cyclone® 10 LP FPGA 的最大 I/O 数可达 525 个用户 I/O,为通用接口提供了灵活性。它不仅支持我们客户的各种驱动器需求,而且能够辨别高容量应用。
除了促进各种工业以太网协议的实施并提供支持之外,英特尔® Cyclone® 10 LP FPGA 结构还用于实施脉冲宽度调制器 (PWM) 和编码器接口,并行重复多次时允许进行多轴控制。
英特尔的场定向控制 (FOC) 算法与在英特尔® Cyclone® 10 LP FPGA 结构上实施的振动抑制 IP 内核相结合,可实现性能加速和延迟降低。它还提供分流和释放 Nios® II 处理器以执行其它任务的选项。
英特尔® Cyclone® LP 电机控制结构图
专业视听
英特尔® Cyclone®10 GX FPGA 功耗低、占用空间小,并且能够经济高效地集成视频和图像处理能,加快了专业视听设备的上市时间。
越来越多的数字化转型和更多的临时会议空间(也称为小型会议空间)推动了对更低总体拥有成本需求的日益增加。
英特尔® Cyclone® 10 FPGA 提供经济敏感的解决方案,最适合需要以合适的成本支持 HDR 视频的高清视频系统。英特尔® Cyclone® 10 FPGA 具有速度高达 1,866 Mbps 的高达 72 位宽的 EMIF 接口,实现了快速且经济高效的帧存储。英特尔® Cyclone® 10 FPGA 还提供 12.5 Gbps 收发器,支持串行数字接口 (SDI) 和 DisplayPort 接口。

Cyclone® V FPGA 和 SoC FPGA
Cyclone® V FPGA 总功耗更低,且提供了高效的逻辑集成能力、集成收发器变体和采用硬核处理器系统 (HPS)(基于 ARM*)的 SoC FPGA 变体。建议将此产品家族用于英特尔以边缘为中心的应用和设计。
供您选择的变体如下:仅采用逻辑的 Cyclone® V E FPGA、采用 3.125 Gbps 收发器的 Cyclone® V GX FPGA、采用 6.144 Gbps 收发器的 Cyclone® V GT FPGA、采用硬核处理器系统 (HPS)(基于 ARM*)和逻辑的 Cyclone® V SE SoC FPGA、采用 HPS(基于 ARM*)和 3.125 Gbps 收发器的 Cyclone® V SX SoC FPGA,以及采用 HPS(基于 ARM*)和 6.144 Gbps 收发器的 Cyclone® V ST SoC FPGA。
Cyclone® V E FPGA
针对广泛的通用逻辑和 DSP 应用而优化,实现了最低的系统成本和功耗。
Cyclone® V GX FPGA
对于 614 Mbps 至 3.125 Gbps 收发器应用,优化实现了最低成本和功耗。
Cyclone® V GT FPGA
对于 6.144 Gbps 收发器应用,FPGA 业界最低的成本和功耗。
Cyclone® V SE FPGA
集成 ARM Cortex*-A9 MPCore* 处理器系统针对广泛的通用逻辑和 DSP 应用进行了优化,实现了最低的系统成本和功耗。
Cyclone® V SX FPGA
集成 ARM Cortex*-A9 MPCore* 处理器系统针对 614 Mbps 至 3.125 Gbps 的收发器应用就行了优化,实现了最低的成本和功耗。
Cyclone® V ST FPGA
集成 ARM* Cortex*-A9 MPCore* 处理器系统 - FPGA 行业针对 6.144 Gbps 收发器应用的最低成本和功耗。
家族架构
Cyclone® V 架构
Cyclone® V FPGA 延续了英特尔® Cyclone® 设备家族的传统 — 前所未有地组合了低功耗、高性能和低成本。Cyclone® V FPGA 现在可选择将一个硬核处理器系统 (HPS)(由处理器、外设和内存控制器组成)通过高带宽互连主干与 FPGA 结构集成。HPS 与英特尔 28 纳米低功耗 FPGA 结构相结合,提供了应用类 ARM* 处理器的性能与生态系统,并且具备了 Cyclone® V FPGA 的灵活性、低成本和低功耗。

Cyclone® V FPGA 内核架构包括以下部分:
- 以自适应逻辑模块 (ALM) 的形式纵向排列的多达 30 万个等效逻辑单元 (LE)。
- 以 10 Kb (M10K) 模块排列的多达 12 Mb 嵌入式内存。
- 多达 1.7 Mb 的分布式内存逻辑阵列模块 (MLAB)。
- 342 个精度可调数字信号处理 (DSP) 模块,可实现 684 个 18x18 嵌入式乘法器
- 八个分段式时钟合成锁相环 (PLL)。
所有这些逻辑资源都通过非常灵活的时钟网络以及英特尔高性能 MultiTrack 布线架构来进行链接,其时钟网络包括 30 多个全局时钟网络。
灵活的接口支持
Cyclone® V FPGA 通过在管芯左侧提供多达 12 个 5-Gbps 收发器,提供灵活的接口支持。逻辑和布线核心结构的周围是 I/O 元件和 PLL。Cyclone® V 设备拥有 2 到 8 个 PLL。I/O 单元支持 840-Mhz LVDS 和 800 Mbps 的外部内存带宽。这些 I/O 元件支持包括 16-mA 驱动能力 3.3 V LVTTL 在内的所有主流差分和单端 I/O 标准。
丰富的硬核 IP
Cyclone® V FPGA 包含硬核知识产权 (IP) 模块,如基于 ARM* 的 HPS,以及多达 2 个 PCI Express* (PCIe*) 硬核 IP 模块和多达 2 个硬化多端口内存控制器。硬化 PCIe 模块支持宽度多达 4 通道的 Gen1 和 Gen2 应用,现在具有多功能支持。多功能支持允许多达 8 个外设与单个内存映射和控制台与状态寄存器 (CSR) 共用单个 PCIe 链路,从而简化软件驱动程序开发。硬化多端口内存控制器可在多达 6 个不同主端口之间进行仲裁,并可提供命令和数据重新排序功能最大限度提升 DRAM 链路的效率。
设计安全
为保护您宝贵的 IP 投资,Cyclone® V FPGA 还在 FPGA 中提供最全面的设计保护功能,包括 256 位高级加密标准 (AES) 比特流加密、JTAG 端口保护、内部振荡器、归零 (主动清除) 和循环冗余校验 (CRC) 功能。
Cyclone® IV FPGA
Cyclone® IV FPGA 家族延续了英特尔® Cyclone® FPGA 系列的领先优势,提供带收发器选项的低功耗 FPGA。Cyclone® IV FPGA 适用于成本敏感型大体量应用,帮助您满足不断增长的带宽需求。建议将此产品家族用于以边缘为中心的应用和设计。
Cyclone® IV GX FPGA
架构包含多达 15 万个垂直排列的逻辑元件 (LE)。
Cyclone® IV E FPGA
架构包含多达 11.5 万个垂直排列的逻辑元件 (LE)。
优势
系统成本优化
所有 Cyclone® IV FPGA 的运行只需要两个电源,大大简化了配电网络,降低了电路板成本,减小了电路板空间,缩短了设计时间。利用 Cyclone® IV FPGA 架构上的集成收发器,可以简化主板设计和集成。此外,灵活的收发器时钟架构支持您实施多种协议,同时充分利用所有可用的收发器资源。利用 Cyclone® IV GX FPGA 的集成特性和灵活性,您可以设计出体积更小、成本更低的设备,降低系统总成本。
降低功耗
Cyclone® IV E FPGA 基于经优化的 60 纳米低功耗工艺构建,延续了上一代 Cyclone® III FPGA 的低功耗领先优势。Cyclone® IV E FPGA 降低了内核电压,与上一代产品相比,总功耗降低了 25%。采用 Cyclone® IV GX 收发器 FPGA,您能够以不到 1.5 瓦的功耗搭建 PCI Express* 至千兆位以太网的桥接。
英特尔® Cyclone® IV FPGA 经过优化,实现了最低功耗,可帮助您更好地满足散热要求。因此,您不仅可以降低或消除系统散热成本,还可以延长手持式设备的电池续航时间。
Cyclone® IV FPGA 功耗
Cyclone® IV FPGA 家族展示了英特尔在提供高能效 FPGA 方面的领先优势。借助增强型架构和芯片、高级半导体工艺技术和功耗管理工具,Cyclone® IV FPGA 的功耗比 Cyclone® III FPGA 降低高达 25%。
下表显示了 Cyclone® IV E 设备在 85°C 结点温度下的静态功耗。在 85°C 下,最小的 Cyclone® IV EP4CE6 设备功耗低至 38 毫瓦,而最大的 Cyclone® IV EP4CE115 设备功耗低至 163 毫瓦。
低功耗的优势
降低可编程逻辑设备的功耗,为许多应用带来无法企及的优势。然而,降低功耗只是系统功耗的一个方面。下图表明 Cyclone® IV GX FPGA 可将 FPGA 功耗平均降低 30%。
芯片和架构优化
如果不采用降低功耗的技术手段,采用亚微米半导体工艺会大幅增加静态功耗。由于漏电电流阈值增加,采用亚微米制程技术会增加静态功耗。
英特尔通过采用领先半导体制造商通常用于手持式组件的低功耗 (LP) 制程技术,最大限度地减少了泄漏电流,从而降低了静态功耗。这种先进的工艺减小了物理尺寸,同时结合架构优化,可帮助 Cyclone® IV FPGA 将动态和静态功耗降到最低。英特尔在 Cyclone® IV FPGA 中采用了多项工艺和架构增强技术,包括使用低介电常数材料、可变通道长度和氧化层厚度,以及多晶体管阈值电压。
精确的功耗估算和分析
在从设计构思到实施的整个过程中,英特尔支持采用最精确和最完整的功耗管理设计工具,进行功耗估算和分析。英特尔的工具套件为低成本 FPGA 套件家族提供高达 125°C 的工作温度和最差芯片功耗估算。英特尔提供以下功耗估算和分析资源:
- Cyclone® IV 早期功耗估算器。英特尔® Quartus® Prime 功耗分析和优化技术。功耗管理资源中心。
英特尔使用超过 5,000 个不同的测试配置来测量英特尔® Cyclone® 系列 FPGA 中每个组件的功耗。每一种配置主要用于测量 FPGA 在特定配置下的某一电路组成。
英特尔® Quartus® Prime 功耗优化
详细的设计实施能够提高性能,减小尺寸,降低功耗。过去,通过布局布线设计流程在寄存器传送级 (RTL) 内自动对性能和尺寸进行平衡。
英特尔® Quartus® Prime 软件功耗优化工具自动使用 Cyclone® IV FPGA 架构功能,使动态功耗相比 Cyclone® III FPGA 降低了 25%。英特尔® Quartus® Prime 软件的许多自动功耗优化功能对设计人员而言都是透明的,而且实现了 FPGA 架构的最优利用从而降低功耗。例如,使用英特尔® Quartus® Prime 软件,您能够:
- 转换主要功能模块。
映射用户 RAM,降低功耗。重新规划逻辑以降低动态功耗。正确选择逻辑输入,以最大限度地降低高频触发网络的电容。降低核心逻辑的面积和连线要求,以最大限度地降低布线的动态功耗。修改布局以降低时钟功耗。
Cyclone® IV E 典型静态功耗
利用 Cyclone® IV GX FPGA 降低系统功耗
Cyclone® IV GX FPGA 在提高集成度的同时降低了功耗,可为多种应用带来显著的系统级优势:
- 采用电池供电的便携式或手持式设备。空间受限以及其他散热困难的环境。对价格敏感,但散热系统成本高昂的应用。
关于更多如何降低设计的总体拥有成本并提高系统可靠性的信息,请参阅《 借助业内成本和功耗最低的 FPGA 降低总体系统成本》白皮书 (PDF)。
Cyclone® IV GX FPGA:收发器概述
Cyclone® IV FPGA 家族拓展了英特尔® Cyclone® FPGA 系列的领先优势,为市场提供成本最低、功耗最低的 FPGA,现在还配备收发器。
低成本收发器的开发各有不同。Cyclone® IV GX FPGA 经过专门设计,支持在单个模块中实施多种协议,并允许独立的接收和传输频率。这种灵活性可帮助您充分利用所有可用的收发器资源,设计体积更小、成本更低的设备。收发器特性:
- 多达八台支持时钟数据恢复 (CDR) 的收发器,支持从 600 Mbps 到 3.125 Gbps 的数据速率。易于配置、灵活的收发器数据路径,可实施业界标准协议和专用协议。可编程预加重设置和可调差分输出电压 (VOD) 提高了信号完整性 (SI)。用户可控的接收器均衡功能,补偿物理介质频率相关损耗。收发器动态重新配置,不需要对 FPGA 重新编程,在同一通道上支持多种协议和数据速率。支持协议特性,比如 PCI Express*、DisplayPort、V-by-One 和 SATA 配置中的扩频时钟。兼容 PCI Express*、XAUI 和 Gbps 以太网物理接口的专用电路。PIPE 接口直接连接嵌入式 PCI Express* Gen1 (2.5 Gbps) 硬核知识产权 (IP),以支持 PCI-SIG* 兼容的 x1、x2 或者 x4 端点或者根端口应用。每台发射器两种锁相环 (PLL) 输入;EP4CGX50 设备和大型设备还有独立时钟分频器支持每条通道拥有不同的时钟速率。内置字节排序使帧或者数据包总是起始于已知的字节通道。8B/10B 编码器和解码器执行 8 位至 10 位编码和 10 位至 8 位解码。发射器和接收器 PLL 电荷泵的片上电源稳压器以及压控振荡器 (VCO) 实现了优异的噪声抑制功能。片上电源去耦合功能满足了高频时的瞬变电流要求,从而不需要板载去耦合电容。PCI-SIG* 兼容 PCI Express* 硬核 IP 模块中的串行环回、并行环回、反向串行环回以及环回主机和从机功能等诊断特性。下图显示了 Cyclone® IV GX FPGA 收发器、物理介质附件 (PMA) 和物理编码子层 (PCS) 的模块示意图。根据用户需要,可以旁路 PCS 中的模块。
Cyclone® IV GX FPGA:收发器概述
- 多达八台支持时钟数据恢复 (CDR) 的收发器,支持从 600 Mbps 到 3.125 Gbps 的数据速率。易于配置、灵活的收发器数据路径,可实施业界标准协议和专用协议。可编程预加重设置和可调差分输出电压 (VOD) 提高了信号完整性 (SI)。用户可控的接收器均衡功能,补偿物理介质频率相关损耗。收发器动态重新配置,不需要对 FPGA 重新编程,在同一通道上支持多种协议和数据速率。支持协议特性,比如 PCI Express*、DisplayPort、V-by-One 和 SATA 配置中的扩频时钟。兼容 PCI Express*、XAUI 和 Gbps 以太网物理接口的专用电路。PIPE 接口直接连接嵌入式 PCI Express* Gen1 (2.5 Gbps) 硬核知识产权 (IP),以支持 PCI-SIG* 兼容的 x1、x2 或者 x4 端点或者根端口应用。每台发射器两种锁相环 (PLL) 输入;EP4CGX50 设备和大型设备还有独立时钟分频器支持每条通道拥有不同的时钟速率。内置字节排序使帧或者数据包总是起始于已知的字节通道。8B/10B 编码器和解码器执行 8 位至 10 位编码和 10 位至 8 位解码。发射器和接收器 PLL 电荷泵的片上电源稳压器以及压控振荡器 (VCO) 实现了优异的噪声抑制功能。片上电源去耦合功能满足了高频时的瞬变电流要求,从而不需要板载去耦合电容。PCI-SIG* 兼容 PCI Express* 硬核 IP 模块中的串行环回、并行环回、反向串行环回以及环回主机和从机功能等诊断特性。下图显示了 Cyclone® IV GX FPGA 收发器、物理介质附件 (PMA) 和物理编码子层 (PCS) 的模块示意图。根据用户需要,可以旁路 PCS 中的模块。
Cyclone® IV EP4CE6 FPGA Cyclone® IV EP4CE22 FPGA Cyclone® IV EP4CE15 FPGA Cyclone® IV EP4CE40 FPGA Cyclone® IV EP4CE30 FPGA Cyclone® IV EP4CE10 FPGA Cyclone® IV EP4CE55 FPGA Cyclone® IV EP4CE75 FPGA Cyclone® IV EP4CE115 FPGA Cyclone® IV EP4CGX150 FPGA Cyclone® IV EP4CGX30 FPGA Cyclone® IV EP4CGX75 FPGA Cyclone® IV EP4CGX50 FPGA Cyclone® IV EP4CGX15 FPGA Cyclone® IV EP4CGX22 FPGA Cyclone® IV EP4CGX110 FPGA Cyclone® IV EP4CE10 FPGA Cyclone® IV EP4CE55 FPGA Cyclone® IV EP4CE75 FPGA Cyclone® IV EP4CE115 FPGA Cyclone® IV EP4CE22 FPGA Cyclone® IV EP4CE15 FPGA Cyclone® IV EP4CE40 FPGA Cyclone® IV EP4CE30 FPGA Cyclone® IV EP4CE6 FPGA
Q&A
现场可编程门阵列 (FPGA) 是一种半导体集成电路,支持定制电气功能以加速关键工作负载。
FPGA 是一种半导体集成电路,支持对设备中的大量电气功能进行更改;可由设计工程师更改;可在 PCB 装配过程中更改,也可在设备发运到客户手中后“现场”更改。
SoC FPGA 将处理器和 FPGA 架构都集成到同一个设备中。
将处理器的高层次管理功能和 FPGA(现场可编程门阵列)严格实时的操作、极端数据处理或接口功能集成到同一个设备中,形成更强大的嵌入式计算平台。
因此,它们可提供更高的集成度、更低功耗、更小的电路板尺寸以及处理器和 FPGA 之间的更高带宽通信。它们还包括一组丰富的外设、片上内存、FPGA 式逻辑阵列和高速收发器。
SoC FPGA 中的处理器可以是“硬核”或“软核”。硬核处理器采用类似于串行收发器的 SoC FPGA 的固定芯片逻辑实施。然而,在 SoC FPGA 上,围绕处理器的可编程逻辑可供您用于定制或应用特定功能。相比软核处理器,硬核处理器可提供更高的 CPU 性能,具体取决于处理器架构、时钟速率和制程技术等因素。顾名思义,硬核处理器特性集是固定的,通常仅作为特定 SoC FPGA 的额外选项。SoC FPGA 中硬核处理器的数量和类型还用作特定 SoC FPGA 的固定功能。Altera® 为英特尔® Stratix® 10 SoC FPGA、英特尔® Arria® 10 SoC FPGA、Arria® V SoC FPGA 和 Cyclone® V SoC FPGA 家族提供硬核处理器。
Nios® II 处理器等软核处理器采用可编程逻辑实施,使用逻辑单元、倍频器和内存等片上资源,几乎可应用于任何 FPGA 家族。软核处理器的性能和成本主要取决于其所在的 FPGA,但性能和成本通常低于硬核处理器。在单个设备中使用的软核处理器的数量仅受到设备资源限制(即其逻辑和内存)。例如,高密度 FPGA 可以含有数百个软核处理器。同样,企业可实施不同类型的软核处理器:16 或 32 位、性能优化、逻辑区优化等。在迁移至门阵列或基于单元的设计时,您可选择将软核处理器设计迁移至硬核处理器实施环境。一个或多个软核处理器可用于 SoC FPGA 的 FPGA 部分。
在嵌入式系统中,FPGA 具有多种使用方式。常见用途包括:
- I/O 和外设扩展—添加当前处理器缺乏的外设,如 LCD 或内存控制器,或通过添加以太网、通用 I/O (GPIO) 或 UART 端口,增加系统中 I/O 信道的数量。
- 协同处理—将计算密集型算法从运行在处理器上的软件迁移至 FPGA 中的硬件,以提升系统性能。通过在硬件而非软件中运行,信号处理、图像处理和数据包处理应用可实现数量级的性能提升。
- 定制嵌入式控制器—您可决定在定制嵌入式控制器中加入哪些(及多少)处理器、外设、接口、直接内存访问 (DMA) 信道和内存。
- 多处理器—通过在多个 CPU 中分配任务,加速软件开发,提升代码可靠性,并增强可维护性。您可将多处理器系统设计为单个 FPGA 中的定制系统,或增强外部 CPU 或数字信号处理器。
极限智芯(深圳)科技有限公司 简称:极限智芯,[英文名称:LIMCHIP CO., LIMITED,英文简称LIMCHIP(limchip)] ,为客户提供Intel全系列的FPGA产品(包含原ALTERA)。其中包括:中低端的:MAX® II CPLD,MAX® IIZ CPLD,MAX® V CPLD,英特尔® MAX® 10 FPGA,Cyclone® II FPGA,Cyclone® III FPGA,Cyclone® IV FPGA,Cyclone® V FPGA, Cyclone® 10 FPGA。和中高端旗舰器件:Arria® GX,Arria® II GX,Arria® II GZ,Arria® V GX, GT, SX ,Arria® V GZ,Arria® 10,Stratix V,Stratix IV,Stratix III,Stratix II GX,Stratix II,Stratix GX,Stratix...